Applus+ Laboratories desarrolla una nueva técnica de ataque a chips seguros: Lateral Laser Fault Injection
24/09/2019
El ataque se presentó públicamente este agosto en la conferencia de seguridad FDTC en Atlanta, Estados Unidos. El método de ataque se desarrolló como parte los proyectos de I+D del laboratorio, especializado en realizar evaluaciones de seguridad de productos de hardware y software, utilizando los métodos más avanzados para detectar vulnerabilidades de los productos IT.
Las soluciones de seguridad mediante protección hardware son a día hoy uno de los métodos más resilientes para proteger la información. Para poder evaluar el nivel de seguridad de cada producto, se debe analizar sus posibles vulnerabilidades y realizar campañas de ataques utilizando técnicas de penetración de última generación.
Applus+, cuenta con un laboratorio de referencia en el ámbito de la seguridad, y gran experiencia en la evaluación de chips seguros. En el marco de sus actividades de investigación y desarrollo, nuestros expertos han desarrollado una nueva metodología de ataque denominada ‘Lateral Laser Fault Injection’.
Los expertos de Applus+ presentaron esta nueva técnica de ataque en la conferencia de FDTC en Atlanta el pasado 24 de agosto. Durante la conferencia se presentó el ataque, el set up utilizado, y los resultados del mismo. En los próximos meses, se realizarán otras presentaciones de este trabajo en Europa.
¿En qué consiste el nuevo ataque: Lateral Laser Fault Injection?
La inyección de fallos de seguridad mediante ataques laser es una de las técnicas más eficientes para provocar fallos en la ejecución de procesos. Este tipo de ataques permiten al atacante modificar el comportamiento de los chips, afectar a las operaciones criptográficas y extraer claves y otros secretos.
Para poder utilizar este método, la luz del láser debe poder acceder a la parte sensible del chip (el silicio). Hasta ahora cuando se realizan las evaluaciones de seguridad, se consideraba la parte delantera o trasera del chip (dependiendo de la longitud de onda de la fuente de luz) para intentar el acceso.
Las nuevas técnicas de encapsulado implementadas por la industria para reducir el tamaño de los dispositivos, como el 3D silicon integration, dificultan el desmontaje del chip y limitan el acceso a las partes sensible del silicio, ya que los chips se colocan uno encima de otro.
Además, para proteger los chips de los ataques por láser se ha empezado a proponer nuevas contramedidas que protegen estas zonas sensibles.
Ante esta nueva situación, los expertos de Applus+ han realizado un proyecto de investigación para poner a prueba la viabilidad de utilizar el lateral del chip como superficie de ataque. Applus+ Laboratories participa en los principales foros y grupos de trabajo del sector de la seguridad para analizar los posibles puntos débiles de los chips seguros. El objetivo de estos grupos es desarrollar métodos de evaluación fiable que integren las técnicas de ataque de última generación. Su trabajo ayuda a la industria a desarrollar contramedidas ante nuevas técnicas de ataque y permite evaluar el grado de resiliencia de los productos ante ciberataques.